

多段形状マイクロ流路チップの開発

Prototyping of microfluidic device with multistage structure

中野 圭洋^a, 安池 雅之^a, 梶原 建^b

Keiyo Nakano^a, Masayuki Yasuike^a, Ken Kajiwara^b

^a株式会社ESPINEX, ^b豊田工業大学

^aESPINEX, Inc., ^bToyota Technological Institute

マイクロ流路チップは、高感度・高精度のセンサーとして生化学検査や医療診断分野への応用が期待されており、さらなる構造の微細化・集積化技術が求められている。本開発では、検体となる生体分子をより高感度で検出するため、検体を効率的に局所に集めることを可能とした多段形状の流路構造を有するマイクロ流路チップの試作を行った。

Microfluidic devices have obtained intensive attention recently due to their vast potential applications such as medical diagnostics, ultra sensitive sensor or biochemical detections. Now, higher level of density, integration and miniaturization for microfluidic channel fabrications are highly demanded. In this report, we have demonstrated a fabrication of such microfluidic channels with multistage structure increasing the concentration of bio-molecular samples and detection sensitivity.

背景と研究目的: 近年、マイクロ TAS と呼ばれる生化学分析用のデバイスの研究が盛んに行われており、マイクロ TAS では試料の送液や検体の検出などにマイクロ流路とよばれる微小な流路系を加工したマイクロ流路チップが主に用いられている。極微細な加工が要求されるマイクロ流路チップの製造には、半導体製造用の超微細加工技術が不可欠であり、(株)ESPINEX は豊田工業大学のナノテク総合支援を受け、流路の微細化、基盤の貼り合せ技術の向上に取り組んできた。本研究では、タンパク質等の生体分子を効率的に検出するために、検出対象を局所に集め、濃縮する構造をマイクロ流路チップに設ける。具体的には Fig.1 のように、流路断面を段階的に小さくする形状を複数のマスクを用いて石英ガラス上に作成し、ターゲット分子を $2.2\ \mu\text{m} \times 0.2\ \mu\text{m}$ の狭小領域に集め、検出に適した流路を製作する。なお、本試作で製作されたマイクロ流路デバイスは、米国 Texas A&M

University の Gerard Cote 教授と亀岡准教授の共同研究[1][2][3]である、表面増強ラマン散乱分光法 (SERS) によるタンパク質の解析への使用を予定している。




Fig.1 Schematic diagram of optofluidic device with multistage structure

多段形状マイクロ流路チップの加工方法：

Fig.2は多段形状マイクロ流路の加工工程を示している。まず、熔融石英ガラス基盤上にポジティブ型レジストをスピコートし、最小流路幅40nmの流路パターンが描画されたメタルマスクを用いてマスクアライナーで露光後に現像する。その後、ドライエッチングで深さ40nmの流路を形成し、アッシングによりレジストを除去する。その後、アモルファスシリコンでコートした後、更に2回目のポジティブ型レジストをスピコートし、20 μ mの流路パターンが描画されたメタルマスクを用いて露光後に現像する。RIE (CF₄)で露出したアモルファスシリコン層を除いた後、ウェットエッチで3 μ mの流路を形成する。レジスト及びアモルファスシリコンを除去した後、サンドブラスト加工によりマイクロ流路への導入口を加工し、蓋材の石英ガラス板と熱溶着し、1基板上に多数の流路を有するマイクロ流路デバイスを作製した(Fig.3)。Fig.4はマイクロ流路中心部の顕微鏡画像である。流路が段階的に狭くなる入り口部分にポリスチレン(PS)のナノ粒子が凝集しており、最少流路幅40nm \times 流路深さ40nmの超微細加工を含む多段形状が機能していることが分かる。

Side View	Top View	Fabrication Flow
fused silica wafer	Fused silica	4" fused silica wafer
photoresist (PR1) fused silica wafer	PR1	Spin coat photoresist (PR1)
PR1 fused silica wafer		UV exposure and develop
PR1 fused silica wafer		Dry etch to 40nm
photoresist(PR2) A-Si layer fused silica wafer	PR2	Strip of PR1, PECVD deposited A-Si layer and spin coat a 2 nd layer PR2
PR2 A-Si layer fused silica wafer		Align, pattern and develop
PR2 A-Si layer fused silica wafer		Remove A-Si layer by CF ₄ reactive ion etching
PR2 A-Si layer fused silica wafer		Wet etch to 3 μ m
fused silica wafer		Remove PR & A-Si layer
fused silica wafer		Sand blasting inlet and outlet holes
fused silica wafer		Bond with another wafer

Fig.2 Fabrication process for the optofluidic device




Fig.3 Optofluidic device with multistage structure




Fig.4 Optical microscopic image of polystyrene nanoparticles trapped at the step boundary of the optofluidic device

今後の課題： 現在、各工程で発生するガラス基盤上のパーティクルや有機物の除去が充分ではなく、また、多段形状によりエッチング回数が増加したため、熱溶着の際の不良が増加する傾向がみられた。今後は洗浄方法や加工方法を見直し、不良率の改善を目指す。

謝辞： 本研究では、梶原建氏をはじめとする豊田工業大学共同クリーンルームの皆様にご助言・ご協力頂き、高精度な試作品が完成した。ここに深く感謝致します。

参考文献

- [1] Miao Wang, Nan Jing, I-Hsien Chou, Gerard L Cote and Jun Kameoka, *Lab Chip*, **7**, 630-632 (2007)
- [2] I.Hsien Chou, et al Jun Kameoka, *Nano Letter*, **5**, 1729-1735, (2008)
- [3] Miao Wang*, Nick Jing*, et al, Jun Kameoka, *Microfluidics and nanofluidics*, **6**, 411, (2009)